Quantum Composers 脈沖發生器可以提供精確的時序和無與倫比的靈活性輸出脈沖序列陣列。在一定的限制下，每個通道可以提供獨立的寬度和延遲控制。本技術文檔說明了對寬度和延遲的限制，以及這些設置如何影響通道輸出。

周期設置（ To）將在從系統到各個通道的所需周期生成內部脈沖。然后，通道使用該脈沖開始計算設置的延遲和寬度。

寬度和延遲受預期輸出周期（T0）的限制。延遲時間加上寬度時間必須小于預期輸出周期約75 ns，以便在設定周期產生脈沖輸出。如果延遲和寬度設置超過了單位的“T0”周期，則通道仍將產生一個輸出脈沖，而不是預期的周期。

例如，假設脈沖發生器的輸出周期設置為10 us。這可以表示為脈沖輸出，上升沿之間的速率為10 us。圖1顯示了通道A的輸出示例

延遲和寬度設置總計超過10 us內部速率。延遲設置為9 us，寬度設置為4 us，總共13 us。當第2到脈沖到達通道時，信道處于產生4us輸出的中間。當這種情況發生時，通道忽略第二個To脈沖并完成輸出操作。

圖2顯示了這種行為如何在較長時間內影響輸出。

由于當第二個To脈沖到達通道時輸出很忙，所以To脈沖被忽略，通道直到第三個To脈沖才會開始下一個輸出生成（延遲和寬度）。這將導致輸出生成每20秒輸出一次脈沖，從上升沿到上升沿，而不是預期的10秒。

這種限制是從兩個不同通道中產生多速率的一種方式。通過在一個通道上設置與To周期相匹配的延遲，該通道將與任何非延遲通道同步，但運行時間為周期的1/2，如圖3所示。

當試圖在特定時間段內操作裝置時，要記住的重要一點是，在脈沖事件結束時，始終允許大約75 ns的“停滯時間”。在脈沖結束時留下這一點時間，將確保脈沖在預定周期內產生。